http://www1.ushio.co.jp/tech/le/le24/24\_05.htm

First Hit

Previous Doc

Next Doc

Go to Doc#

End of Result Set

Generate Collection

Print

COUNTRY

COUNTRY

L1: Entry 1 of 1

File: JPAB

Mar 7, 1989

PUB-NO: JP401059961A

DOCUMENT-IDENTIFIER: JP 01059961 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: March 7, 1989

INVENTOR-INFORMATION:

SUGA, TORU

TOMIZAWA, YUTAKA

ASSIGNEE-INFORMATION:

NAME

NAME

TOSHIBA CORP

APPL-NO: JP62217264

APPL-DATE: August 31, 1987

INT-CL (IPC): H01L 29/80

ABSTRACT:

PURPOSE: To eliminate a back gate effect or a side gate effect and improve the controllability and the intra-surface uniformity of a threshold voltage Vth by a method wherein an impurity with a conductivity type opposite to that of a channel layer is implanted into the part under the channel layer of a MES- FET and a high impurity concentration wiring layer and a control electrode brought into contact with the wiring layer are provided.

CONSTITUTION: An N-type channel layer 17 and a high impurity concentration N+ type drain layer 16a and a high impurity concentration N+ type source layer 16b which have the channel layer 17 between them are provided in the surface layer of a compound semiconductor substrate 13. Further, a P-type back gate effect suppressing layer 18 is provided directly beneath the channel layer 17 and a control electrode 20 which is brought into contact with the suppressing layer 18 through a P type wiring layer 19 is formed. In a MES-FET of this constitution, the potential of the back gate effect suppressing layer 18 is fixed to the potential of the drain and the current characteristics between the source and the drain near pinch-off are excellent and free from linear opera tion. Moreover, the back gate effect is hardly induced and the intra-surface uniformity of a threshold voltage Vth can be improved.

COPYRIGHT: (C) 1989, JPO&Japio

Previous Doc Next Doc Go to Doc#

## ® 日本国特許庁(JP)

#### ⑫ 公 開 特 許 公 報 (A) 昭64-59961

MInt Cl.4

識別記号

庁内整理番号

❸公開 昭和64年(1989)3月7日

H 01 L 29/80

B-8122-5F

発明の数 1 (全5頁) 審査請求 有

半連体装置 60発明の名称

> 頤 昭62-217264 20特

願 昭62(1987)8月31日 22出

⑩発 明 者 須 賀 神奈川県川崎市幸区小向東芝町1 株式会社東芝多摩川工

四発 明 者

神奈川県川崎市幸区小向東芝町1 株式会社東芝多摩川工

場内

株式会社東芝 の出 頭

神奈川県川崎市幸区堀川町72番地

弁理士 諸田 英二 の代 理

- 1. 発明の名称 半導体装置
- 2. 特許請求の範囲

1 化合物半導体基板の表面層に、一導電型チ ャネル層と、これを挟む高不純物濃度の一導電型 のソース層及びドレイン層とを有じ、且つ前記基 板の表面上に、前記チャネル層とショットキーバ リヤを形成するゲート電極と、前記ソース層及び ドレイン層とそれぞれオーム接触をするソース電 極及びドレイン電極とを有すると共に、

前記チャネル層直下に反対等電型不純物を添加し た第1の反対導電型層を設け、又前記基板表面上 に高不純物濃度の第2の反対導電型層を介して第 1 反対導電型層とオーム接触をする制御用電極を 設けたことを特徴とする半導体装置。

- 前記制御用電極とドレイン電極とを電気的 に接続した特許請求の範囲第1項記載の半導体装 置.
  - 前記制御用電極とソース電極とを電気的に

接続した特許請求の範囲第1項記載の半導体装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、化合物半導体からなるショットキ ーバリヤゲート電界効果トランジスタ (Metal-Seniconductor - Field - Effect - Transistor , 以下MES FETと呼ぶ)及びこれを含む半導 体装置の構造に関するもので、特にGa As ME S FETのパックゲート効果抑制(Back Gat e effect Suppression) 等に使用される構造に 係るものである.

(従来の技術)

従来のGa ASMES FETの構造について、 イオン注入法で作る場合の工程を併せ述べながら、 第3図を参照して以下説明する。 CF等の不純 物をドープしない所謂無添加半絶縁性Ga As 単 結晶基板3上に化学堆積法(CVD法)により Si O 2 腹 2 を 3000 % 形成する。 次にリソグラ フィエ程により、ドレイン層 6 a 及びソース層

.6 b の形成予定領域の S i O 2 膜部分を湿式或い は乾式エッチングにより開口し、この閉口よりシ リコンイオンを注入する。 次に同様の工程を繰 り返し、NチャネルMES FETのチャネル層 7の形成予定領域のSi O 。膜を開口し、この開 口よりシリコンイオンを適当な加速電圧、ドーズ 量で注入する(第3図(A))。 SiOz膜2、 レジスト脱1を刺離した後、しかるべき処理を行 次に稀釈アルシンガス (ASH)。) 雰囲気 中で熱処理することによりシリコン原子の電気的 活性化を行い、ドレイン層6a、ソース層6b及 びN型チャネル層7を形成する。 次にリソグラ フィエ程により電極パターンを形成した後、オー ミック性電極として金・ゲルマニウム合金を蒸着 し、リフトオフ工程によりドレイン電極4a及び ソース電価 4 b を形成し、合金化工程によりソー ス層及びドレイン層とのオーム接触を得る。 ・にリソグラフィエ程によりショットキー電極パタ ーンを形成し、チタニウム、アルミニウムを連続 蒸着し、リフトオフ工程によりショッドキーパリ

ヤゲート電板5を形成する(第3図(B))。

次に該述の様にして作成したFETを第5図に示す回路にて動作させると、ショットキーバリヤの空乏層の底がチャネル層の底に到達する即ちピンチオフするゲート電圧V。近傍での条件(I。の小さい条件)で、半導体パラメータ・アナライザで測定したI。一V。特性が第4図(A)のような特性を示す。 即ちV。の値がVosc-begin(非線形動作師始電圧)とVosc-stop(非線形動作を示し、同一基板面内に作られた複数のMES FETのそれぞれのVosc-begin 又はVosc-stopの値が面内で不均一であることが観測される。

#### (発明が解決しようとする問題点)

GaASMES FETでは、前述のように半 導体パラメータ・アナライザで測定したソース・ ドレイン間のIo - Vo 特性が、Vo の値によっ ては非線形動作をするが、これはMES FET の実用上、あるパイアス条件で雑音指数が悪くな ることと関係があり、好ましくない問題点である。

又Ga As MES FETでは基板裏面或いはデバイス間面にパイアスを与えることによりドレイン電流 Io が変化する所謂パックゲート効果現象が知られている(参考文献 Christopher Kocot & Charles A. Stolte, IEEE TRANS. ELECTRON DEVICES, Vol. ED-29, 1982, P. P. 1059~1064). この現象は複数素子の集積化を行った場合、近接する電極の電位によりMES FETの動作特性が影響を受けることとなり、問題である。

その上GaASMES FETではオン・オフの論理振幅の幅が小さく、しきい値電圧(Vuh)の許容範囲は極めて狭い。 しかしながら従来技術を用いてFETを作製した場合、素子の前記しきい値電圧(Vuh)をウェーハ内及びウェーハ間で所望の均一性を得るよう制御することは非常に困難である。

本発明の目的は、化合物半導体のMES FE Tにおいて、Io-Vo特性中の非線形動作を防止し、バックゲート又はサイドゲート効果を抑制 し、且つしきい値電圧Vtoの制御性、均一性を高めることのできる構造のMES FETを提供することである。

#### [発明の構成]

#### (問題点を解決するための手段と作用)

本発明は、化合物半導体からなるショットキーバリヤゲート電界効果トランジスタにおいて、一 深電型チャネル層の直下にチャネル層の導電型反対の 深電型層(バックゲート効果抑制層の電型反対 は、且つこのバックゲート効果抑制層の電型層は、 け、自つこのバックゲート効果抑制層の電型層は できるように高濃度の第2の反対導電型層は 銀層と呼ぶ)を介してバックゲート効果抑制層の 報層と呼ぶ)を介してがカリロ電極を基板主面上に 設けたことを特徴とする半導体装置である。

この半導体装置を動作させる時には制御用電極には所定の固定した電圧が与えられるので、バックゲート効果抑制層は浮遊電位でない固定した電位となり、これによりバックゲート効果の抑制、 Lo - Vo 特性の非線形動作の解消、及びしきい

彼世EV to の均一性の改善が得られる。

制御用電極は、ドレイン、ソース及びゲートの各電極と電気的に分離された独立電極とし、バックゲート効果抑制層の電位を独立制御できるように設けられる場合、及びドレイン、ソース及びゲートの各電極のうちいずれか 1つの電極と電気的に接続される場合がある。 いずれの場合を選択するかは本発明のFETの周辺に集積される能動業子又は受動薬子の配置とこれらの動作条件等によりあらかじめ決定される。

#### (実施例)

...

本発明の実施例を、半絶縁性GaAS基板からなるMES FETの 1例について、図面を参照して以下説明する。

第1図(A)及び(B)は、このMES FETの構造を模式的に示すX-X線断面図及び平面図である。 化合物半導体基板(GaAS基板)13の表面層にN型チャネル層17と、これを挟む高不純物漁度のN\*ドレイン層16a及びN\*ソース層16bとを有すると共に、チャネル層

成する。 チャネル層形成条件はSi \*\*\* , 加速 電圧 100 kV、ドーズ量 3×10° cm³ でイオン注 入する (第2図(B)、(C)参照)。

次にリソグラフィエ程により、Ga As 基板に 涼入するとアクセプターとなる不純物(C、 Be 、 Mg 、B等)をイオン注入する為の開孔を行う。 P型不純物イオン、例えばボロンを該当FETの 所望の領域(水平位置及び深さ位置)に最適なドーズ量でイオン注入する。 例えば所望領域は、 該当FETのソース層とドレイン層に挟まれるチャネル層直下のバックゲート効果即制層形成子定領域18とこれと連接して配線層形成子定領域の 一部分となる領域19aで(第2図(D)、(E) 参照)、ボロンを加速電圧 400 KV、ドーズ量 3 ×10° ca²で注入する。

次にこのボロン添加層を制御電極に取り出すために、制御電極とオーム接触をする配線層 1 9 を形成する。 リソグラフィエ程を経て、亜鉛イオンを加速電圧 100 KV, ドーズ量  $5 \times 10^4$  cm<sup>-2</sup>で注入する。 第2図(F)及び(G)はこのイオ

17の直下にP型のバックゲート効果即制層18 を設け、又基板13の表面上にP・型の配線層 19を介して前記抑制層18とオーム接触をする 制御用電極20が形成されている。 この実施例 では制御用電極20とドレイン電極14aとは連 接一体化された金属膜(金ゲルマニウム合金)か 6なり、電気的に接続される。

次にこのMES FETの製造方法の概要を第
2 図を参照して以下説明する。 GaAs 基板
1 3 にしかるべき前処理を施した後、CVDには
より厚さ5000 AのSiOa膜12を基板上に
より厚さ5000 AのSiOa膜12を基板上
フィエ程によりドレイン層16a及びソース 同
16bを形成するため、所望の部分を開孔する。
しかるべき前処理を施した後、シリコンイオンを
加速電圧 180 kV、ドーズ量 4×10 g cm-2 の2 回にわ
たって注入する(第2図(A))。

次にレジスト膜11、Si O z 膜12を剥離した後、同様の工程を用いN型チャネル間17を形

ン注入領域を示す模式的な断面図と平面図で、図面を見易くする為、他のイオン注入領域の記載を 省略した

次にしかるべき前処理を施した後稀釈アルシンガス(As H。)雰囲気中にて 850℃15分間の熱処理を施し、注入イオンの電気的活性化を行う。次にCVD法によるSiO2 膜形成、リソグラフィエ程、電極金属蒸着、リフトオフエ程を電極し、4 a 、ソース電極14b及びドレイン電極と、リース電極14b及びドレイン電極と、ソース電極14b及びドレイン電極と、サートは一体化した制御用電極20(以上例えばからは、アルミニウム7000%/チタニウム3000%)をそれぞれ形成する。

この実施例のMES FETでは、バックゲート効果抑制層18の電位をドレイン電位に固定したものであるが、ピンチオフ近傍でのソース・ドレイン間電流特性は第4図(B)に示すように非線形動作のない良好な特性を示した。 又バック

ゲート効果も殆どなく、しきい値電圧V tu の面内の均一性も向上した。

#### [発明の効果]

本発明のMES FETにおいては、チャネル 層下部にチャネル圏と反対の導電型の不純物を添

発明のそれぞれの特性図、第5図はGaAsME S FETの動作回路図である。


13…化合物半導体基板、 14a…ドレイン 電極、 14b…ソース電極、 15…ゲート電 極、 16a…一導電型ドレイン層、 16b… 一導電型ソース層、 17…一導電型チャネル層、 18…第1反対導電型層(P型バックゲート効果 即制層)、 19…第2反対導電型層(P\*型配 級層)、 20…制御用電極。


> 特許出願人 株式会社 東 芝 代理人 弁理士 諸田 英二


加し、形成された反対導電型層(バックゲート効果抑制層)の電位を所望電位に固定する構造即ち高濃度の配線層及びこれとオーム接触をする制御電極を設けたことが特徴で、これにより従来技術では避けることのできなかったバックゲート或りではサイドゲート効果を解消し、ピンチオフ近傍のゲートバイアス条件におけるI。 - V。特性の非級形動作を抑制し、しきい値電圧 Vus の制御性及び面内均一性の向上が可能となった。

### 4. 図面の簡単な説明

第1図(A)及び(B)は本発明の半導体装置の構造を示す断面図及び平面図、第2図(A)、(B)、(C)、(D)及び(F)は第1図の半導体装置の製造工程を示す断面図、第2図(C)、(E)及び(G)は第1図の半導体装置の製造工程を示す断面図、第3図(B)は従来の半導体装置の製造工程を示す断面図、第3図(B)は従来の半導体装置の関連工程を示す断面図、第3図(B)は従来の半導体装置の断面図、第4図はGaASMESFETのピンチオフ近傍におけるI。-V。特性図で、第4図(A)は従来の、第4図(B)は本







# 特間昭64-59961 (5)

